用真值表说明半加器和全加器

在组合电路中,不同的逻辑门用于设计编码器,多路复用器,解码器和解复用器。这些电路具有一些特征,如该电路的输出,主要取决于随时在输入端子处的级别。该电路不包括任何内存。输入的早期状态对该电路的当前状态没有任何影响。组合电路的输入和输出为“n”。输入和'M'没有。产出。一些组合电路是半加法器和全加法器,减法器,编码器,解码器,多路复用器和多路分解器。本文讨论了半加法器和完整加法器的概述,它与真理表一起使用。

什么是加法器?

加法者是一个数字逻辑电路在电子必威网址下载技术中,广泛用于数字的加法。在许多计算机和其他类型的处理器中,加法器甚至被用来计算地址和相关的活动,计算ALU中的表索引,甚至在处理器的其他部分也被使用。这些可以建立许多数字表示,如超额-3或二进制编码十进制。加法器基本上分为两类:半加法器和全加法器。


什么是半加法器和完整的加法器电路?

半加法器电路有两个输入端:A和B,这两个输入端加上两个数字,产生进位和和。全加器电路有三个输入端:A和C,这两个输入端将三个输入数相加,产生进位和和。本文详细介绍了半加法器的用途以表格形式甚至在电路图中的完整加法器。已经提到了加入者的主要和关键目的是添加的。以下是详细的半加器和全加器理论。

基本半加器和全加器
基本半加器和全加器

半加法器

因此,在半加法器的情况下,它将两个二进制数字相加,其中输入位称为加数和加数,结果将是两个输出,一个是和,另一个是进位。为了执行和运算,对两个输入应用异或,对两个输入应用与门以产生进位。

HA功能图
HA功能图

而在全加器电路中,它将三个一位数字相加,其中三位中的两位称为操作数,另一位称为进位。产生的输出是2位输出,这些可以称为输出进位和和。

通过使用半加法器,可以借助逻辑门设计简单的加法。


让我们看一下添加两个单位的示例。

2位半加法器真值表具体如下:


半加法器真值表
半加法器真值表

0+0 = 0
0 + 1 = 1
1+0 = 1
1 + 1 = 10

这些是最不可能的单位组合。但是1 + 1的结果是10,必须将SUM结果重写为2位输出。因此,可以写入等式

0 + 0 = 00
0+1 = 01
1+0 = 01
1 + 1 = 10

输出'1'of'10'进行。“总和”是正常输出,“携带”是开关。

现在已经清楚的是,一个1位加法器可以很容易地实现的帮助下,异或门的输出'和'和'与门的'进位'。

例如,当我们需要将两个8位字节相加时,就可以用全加逻辑电路来实现。半加法器是有用的,当你想增加一个二进制数字的数量。

开发两个二进制数字加法器的一种方法是生成一个真值表并对其进行缩减。当你想做一个三位二进制数字加法器时,半加法器的加法运算要执行两次。同样,当您决定制作一个四位加法器时,该操作将再执行一次。有了这个理论,很明显实现是简单的,但是开发是一个耗时的过程。

最简单的表达式使用异或函数:

总和=A或B

进位=A和B

HA逻辑图
HA逻辑图

基本And,OR,And NOT的等价表达式是:

总和=A.B+A.B'

半加法器的VHDL代码

实体ha是

端口(a:标准逻辑中;
B:在std_logic;
sha:输出标准逻辑;
cha:输出标准(u逻辑);
结束ha;

给出了上述电路的结构

开始
sha<=a或b;
cha<=a和b;
最终行为

半加法器IC数

半加法器的实现可以通过高速CMOS数字逻辑集成电路来完成,如74HCxx系列,包括SN74HC08(7408)和SN74HC86(7486)。

半加法器限制

将这些二进制加法器称为半加法器的主要原因是,没有范围包括使用较早位的进位。因此,这是一个主要的限制,曾经像二进制加法器使用,特别是在实时情况下,涉及添加几个位。所以这种限制可以通过使用全加器来克服。

全加器

与半加法器相比,这种加法器很难实现。

完整加法器功能图
完整加法器功能图

半加器和全加器的区别在于全加器有三个输入和两个输出,而半加器只有两个输入和两个输出。前两个输入是A和B,第三个输入是进位为C的输入。当一个全加器逻辑被设计时,你将其中的八个串在一起创建一个字节宽的加法器,并将进位从一个加法器级联到下一个加法器。

FA真值表
FA真值表

输出进位被指定为C-OUT,正常输出被表示为S,S是SUM。

与上述全加真值表一个全加器电路的实现很容易理解。总和“S”分两步产生:

  1. 通过对提供的输入“A”和“B”进行异或运算
  2. XOR的结果B然后与C-IN进行XORed

这将生成SUM,只有当三个输入中的任意两个为高时,C-OUT才为真,那么C-OUT将为高。因此,我们可以利用两个半加器电路来实现一个全加器电路。最初,半加法器将用于将A和B相加以产生部分和,而第二个半加法器逻辑可用于将C-IN加到第一个半加法器产生的和中以获得最终的S输出。

如果任何半加法器逻辑产生携带,则会有输出携带。因此,C-OUT将是半加法器携带输出的一个或函数。看看下面显示的完整加法器电路的实现。

全加器逻辑图
全加器逻辑图

使用上述全加器逻辑,可以实现更大的逻辑图。更简单的符号主要用于表示操作。下面给出的是一位全加器的简单示意图。

使用这种类型的符号,我们可以将两位相加,从下一个较低的数量级进行进位,然后将进位发送到下一个较高的数量级。在计算机中,对于多位运算,每一位必须用一个全加器表示,并且必须同时相加。因此,要将两个8位数字相加,需要8个全加器,它们可以通过级联两个4位块形成。

基于K映射的半加器和全加器

即使是半加法器的总和和输出也可以通过Karnaugh地图(K-MAP)的方法获得。该半加器和全加器布尔表达式可以通过K-map得到。下面讨论这些加法器的K映射。

半加法器K-MAP是

哈克图
哈克图

全加器的K图是

fak图
fak图

逻辑表达和携带

sum(S)的逻辑表达式可以根据表中提到的输入来确定。

=A'B'Cin+A'B CCin'+A B'Cin'+AB Cin
=Cin(A'B'+AB)+Cin'(A'B+A B')
=Cin EX-OR(A EX-OR B)
= (1,2,4,7)

进位(Cout)的逻辑表达式可以根据表中提到的输入来确定。

=A'B Cin+AB'Cin+AB Cin'+ABCin
= AB + BCIN + ACIN
= (3, 5, 6, 7)

利用上述真值表,可以得到结果,程序如下:

组合电路将电路中的不同门组合起来,这些门可以是编码器、解码器,复用器和解复用器. 组合电路的特点如下。

  • 任何时刻的输出仅基于输入端子上的电平。
  • 它不使用任何内存。以前的输入状态对电路的当前状态没有任何影响。
  • 它可以有任意数量的输入和m个输出。

VHDL编码

VHDL编码全加法器包括以下内容。

Entity full_add是

端口(a:标准逻辑中;
B:在std_logic;
CIN:在std_logic;
sum:输出标准逻辑;
cout:输出标准(u逻辑);
结束full_add;

全加行为体系结构

成分ha为
端口(a:标准逻辑中;
B:在std_logic;
sha:输出标准逻辑;
cha:输出标准(u逻辑);
端部构件;
信号s\U s、c1、c2:标准逻辑;
开始
HA1:ha端口图(a、b、s、c1);
HA2:HA端口地图(S_S,CIN,SUM,C2);
cout<=c1或c2;
最终行为;

半加器与全加器的区别半加器产生结果,全加器使用半加器产生其他结果。同样地,当全加器是两个半加器时,全加器是我们用来创建算术电路的实际块。

携带看法加入者

在纹波进位加法器电路的概念中,加法所需的位立即可用。然而,每个加法器部分都需要保持它的时间,以便前一个加法器块的进位到达。因此,当电路中的每个部分等待输入的到来时,产生和进位需要更多的时间。

例如,为了传递第n个块的输出,它需要从第(n-1)个块接收输入。这种延迟相应地被称为传播延迟。

为了克服涟漪延迟携带加法器,介绍了一种携带看法加法器。这里,通过使用复杂的硬件,可以最小化传播延迟。下图显示了使用完整加法器的携带保护加法器。

使用完整的加法器携带看法
使用完整的加法器携带看法

给出了真值表和相应的输出方程

一种 B. C C + 1 健康)状况
0. 0. 0. 0.

没有携带

生成

0. 0. 1 0.
0. 1 0. 0.
0. 1 1 1

没有携带

传播

1 0. 0. 0.
1 0. 1 1
1 1 0. 1

携带

生成

1 1 1 1

携带传播方程是pi = ai xor bi,并且携带产生是gi = ai * bi。利用这些等式,总和和携带方程可以表示为

总和=πXOR Ci

Ci+1=Gi+Pi*Ci

Gi只在输入Ai和Bi都为1时提供进位,而不考虑输入进位。Pi与从Ci到Ci+1的进位传播有关。

半加器与全加器的区别

半加和全加表的区别如下所示。

半加法器 全加器
半加法器(HA)是一种组合逻辑电路,用于两个一位数字的加法。 完整加法器(FA)是组合电路,此电路用于添加三位数字。
在HA中,一旦从上一个加法生成进位,就不能添加到下一步。 在FA中,一旦从前面的加法生成进位,就可以将其添加到下一步。
半加法器包括两个逻辑门和栅极和门或门。 全加器包括两个EX-OR门、两个OR门和两个and门。
半加法器中的输入位是两个,如A,B。 全加器中的输入位是三位,如A、B和C-in
半加法器和进位公式是

S=a⊕b;C=a*b

全加器逻辑表达式为

s =a¼b⊕cin;cout =(a * b)+(cin *(aəb))。

HA用于计算机、计算器、数字测量设备等。 FA用于数字处理器、多位加法等。

半加器与全加器的主要区别下面讨论。

  • 半加器通过添加两个二进制输入来生成和进位,而全加器通过添加三个二进制输入来生成和进位。半加器和全加器的硬件结构是不一样的。
  • 区分HA和FA的主要特点是,在HA中,没有这样的协议来考虑最后一个加法进位,就像它的输入一样。但是,FA定位像Cin这样的特定输入列以考虑最后一个加法的进位。
  • 这两个加法器将根据电路结构中使用的元件显示差异。半加法器(HA's)是用两个逻辑门(如AND&EX-OR)组合设计的,而FA是用三个AND、两个XOR&one-OR门组合设计的。
  • 基本上,HA操作2-2个1位输入,而FA操作3个1位输入。半加器用于不同的电子设备来计算加法,而全加器用于数字处理器来计算长位的加法。
  • 这两个加法器的相似之处在于,HA和FA都是组合数字电路,因此它们不使用任何存储元件,如时序电路。这些电路是提供二进制数加法的算术运算所必需的。

使用半加器的完整加法器实现

FA的实现可以通过逻辑连接的两个半加法器完成。下面可以如下所示的框图,它介绍了使用两个半加加法器的FA的连接。
前面计算的和和和进位公式如下

s =一个'b'cin + a'bc'in + abcin

cout = ab + acin + bcin

求和公式可以写成。

Cin(A'B'+AB)+C'in(A'B+A B')

所以,Sum=Cin EX-OR(A EX-OR B)

CIN(EX-OR B)+ C'in(A EX-or B)

=Cin EX-OR(A EX-OR B)

可以这样写。

COUT=AB+ACin+BCin。

COUT=AB+ACin+BCin(A+̅A)

=ABCin+AB+ACin+A'B Cin

=AB(1+Cin)+腺苷酸+A'B Cin

=一个b + acin + a'b cin

=AB+ACin(B+B')+A'B Cin

=ABCin+AB+A'B Cin+A'B Cin

=AB(Cin+1)+AB Cin+A'B Cin

=AB+AB'Cin+A'B Cin

=AB+Cin(AB'+A'B)

因此,COUT=AB+Cin(A EX或B)

根据上述两个和进位方程,FA电路可以借助于两个HAs和一个OR门来实现。上面给出了两个半加器的全加器的电路图。

使用两个半加法器的完整加法器
使用两个半加法器的完整加法器

使用NAND Gates的完整加法器设计

与非门是一种通用门,用于执行任何逻辑设计。带有与非门电路图的FA电路如下所示。

使用与非门的FA
使用与非门的FA

FA是一种简单的单位加法器,如果我们想执行n位的加法,那么级联格式中必须使用n个一位的FAs。

优势

半加器和全加器的优点包括以下内容。

  • 半加法器的首要目的是将两个单位数字相加
  • 全加器有能力将前一次加法所得的进位相加
  • 通过完整的加法器,可以实现加法器,多路复用器等关键电路,以及许多其他可以实现
  • 完整的加法器电路消耗最小功率
  • 全加器比半加器的优点是,全加器用于克服半加器的缺点,因为半加器主要用于两个1位数字的相加。半加器不加进位,所以采用全加器来克服这个缺点。在全加器中,三位的加法可以完成并产生两个输出。
  • 加法器的设计很简单,它是一个基本的积木,所以一位加法很容易理解。
  • 这个加法器可以通过加一个反相器转换成半减法器。
  • 通过使用全加器,可以获得高输出。
  • 高速
  • 很强的电源电压缩放

缺点

半加器和全加器的缺点包括以下内容。

  • 另外,半加法器不能在进位前使用,因此不适用于多位加法的级联。
  • 为了克服这个缺点,FA必须添加三个1位。
  • 一旦FA以像RA(纹波加法器)的链形式使用,则可以减小输出的驱动能力。

应用程序

半加器和全加器的应用包括以下几个方面。

  • 添加二进制位可以通过计算机内的ALU进行半加法器,因为它使用加法器。
  • 半加器组合可用于全加器电路的设计。
  • 半加法器用于计算器中,用来测量地址和表格
  • 这些电路用于处理数字电路中的不同应用。在未来,它将在数字电子领域发挥关键作用。必威网址下载
  • FA电路是许多大型电路中的一个元件,如纹波进位加法器。这个加法器同时将位数相加。
  • FAs用于算术逻辑单元(ALU)
  • FAs用于图形相关应用程序,如GPU(图形处理单元)
  • 它们在乘法电路中用来执行乘法。
  • 在计算机中,为了产生存储地址和建立与后续指令相对应的程序,算术逻辑单元使用全加器。

因此,每当两个二进制数相加时,这些数字首先被加上最少的位。这个过程可以通过半加法器执行,因为最简单的n/w允许两个1位数字相加。这个加法器的输入是二进制数字,而输出是和(S)和进位(C)。

每当包括数字的数量时,那么HA网络即可仅用于连接最少的数字,因为HA无法从较早的类添加载位号码。完整加法器可以定义为所有数字算术设备的基础。这用于添加三位1位数字。该加法器包括三个输入,如A,B和CIN,而输出是SUM和COUT。

相关概念

与半加法器和全加法器相关的概念只是不要坚持一个目标。它们在许多应用中有着广泛的用途,其中提到了一些相关的问题:

  • 半加器和全加器IC数
  • 8位加法器的研制
  • 半加法器的预防措施是什么?
  • Ripple进位加法器的JAVA小程序

因此,这是关于半加器和全加器理论给出了真值表和逻辑图,并用半加电路设计了全加器。许多半加器和全加器pdf文件可提供这些概念的高级信息。更重要的是要知道如何实现4位全额加法器

19条评论

  1. 普雷西 说:

    很容易理解,先生,谢谢

  2. pavan staya sreeni瓦斯 说:

    你好,我是
    美好的
    提供更多关于主题的信息
    好的,谢谢

  3. 沙米姆 说:

    这个话题,在我看不到之前我还没有完全了解每一个在网站上…做的很棒…我同意了。

  4. 购买osrs gold reddit 说:

    非常有趣的信息!完美正是我要找的!

    1. 必威 体育 说:


      我真诚地感谢你对我的文章的友好回应
      如需任何帮助,请发送电子邮件至team@elprocus.com.

  5. 帕亚尔达马赫 说:

    哦,先生,这个话题很有趣

  6. 拉贾穆斯曼 说:

    哦,先生,这对我来说太好了
    伟大的工作和渊博的知识…。
    谢谢

  7. 阿卜杜拉 说:

    这是一篇非常有趣和有用的文章。谢谢分享。

  8. 达尼亚尔汗 说:

    先生,这是可以理解的

  9. 阿里·拉扎汗 说:

    请告诉我半加和全加的特点
    加法器在日常生活中的应用

  10. 拉汉拉尔 说:

    谢谢,先生

  11. 拉汉拉尔 说:

    谢谢你,先生

  12. 阿南 说:

    这是惊人的先生...... ..
    真的可以理解
    谢谢你,先生

  13. 吉恩德拉·贾因 说:

    我们如何在NAND或NOR门的帮助下制作半加法器和完整加法器......
    先生,请回答。。

  14. 莫希特 说:

    谢谢你
    先生

  15. Janvi. 说:

    干得好,先生谢谢你,穆奇

  16. 米勒·格洛里亚 说:

    磨坊主

添加评论