半加器和全加器与真值表的说明

在组合电路中,不同的逻辑门被用来设计的编码器,多路复用器,解码器及解复用器。这些电路具有这样电路的输出一些特点主要取决于它们是在有在任何时间输入端的水平。该电路不包括任何的记忆。输入的早先的状态不会对这个电路的当前状态,任何影响。组合电路的输入和输出是“n”个不。的输入和“M”没有。的输出。一些组合电路是半加器和全加器,减法器,编码器,解码器,复用器,解复用器和。本文讨论了半加器和全加器的概述,它的工作与真值表。

什么是加法?

加法器是一个数字逻辑电路电子被必威网址下载广泛用于加数字。在许多计算机和其它类型的处理器,加法器甚至用于计算地址和相关的活动,并在ALU计算表索引,甚至在所述处理器中的其他部分使用。这些可以为许多数值表示要建立像过量-3或二进制编码的十进制数。加法器基本上分为两种类型:半加器和全加器。


什么是半加器和全加器电路?

半加器电路有两个输入:A和B,其中添加两个输入数字和产生进位和一个总和。全加器电路具有三个输入:A和C,其添加三个输入数字,并产生进位和总和。本文给出了关于什么是半加器的目的详细信息以表格的形式,甚至在电路全加器图了。它已经提到,加法器的主要和重要的目的是增加。下面是详细半加器和全加器原理。

基本半加器和全加器
基本半加器和全加器

半加器

所以,在来半加法器的情况下,它增加了其中输入比特被称为被加数和被加数和结果将是两个输出之一是总和,而另一个是携带两个二进制数字。为了执行求和运算,XOR被施加到这两个输入,并且与门被施加到两个输入端,以产生进位。

HA功能框图
HA功能框图

而在全加器电路,它增加了一个3位的数,其中两个三个比特可被称为操作数,另一种是称为在承载位。所产生的输出是2位输出,并且这些可被称为为输出进位和总和。

通过使用一个半加器,你可以设计简单的加法与逻辑门的帮助。


让我们来看看加两个单位的例子。

2位半加器真值表是如下:

半加器真值表
半加器真值表

0 + 0 = 0
0 + 1 = 1
1 + 0 = 1
1 + 1 = 10

这些是尽可能少的单比特的组合。但是,对于1 + 1的结果是10,则求和结果必须被重新写为一个2位输出。因此,该方程可被写为

0 + 0 = 00
0 + 1 = 01
1 + 0 = 01
1 + 1 = 10

“1'of‘10’的输出是搬出。“SUM”是正常输出和“进位”是进位输出。

现在,它已被清除,一个1位加法器可以与异或门的帮助下输出“SUM”和与门的“进”可以轻松实现。

例如,当我们需要添加,两个8位字节加在一起,那么它可以通过使用一个全加器的逻辑电路来实现。当你想添加一个二进制数字量半加器是非常有用的。

A到开发两个二进制位加法器的方法是做一个真值表,并减少它。当你想使三个二进制数位加法器,进行两次半加器加法运算。以类似的方式,当你决定做一个四位数字的加法器,操作执行一次。有了这个理论,很明显,实现简单,但发展是一个时间服用过程。

最简单的表达式使用异或功能:

总和= A XOR B

卡里= A和B

HA逻辑图
HA逻辑图

而在基本的AND,OR,和NOT方面等效表达式为:

SUM = A·B + A·B”

VHDL代码为半加器

实体公顷是

端口(一个:在STD_LOGIC;
B:在STD_LOGIC;
SHA:出STD_LOGIC;
茶:出STD_LOGIC);
端11A;

上述电路的结构是行为

开始
沙<= A XOR B;
茶<= a和b;
端行为

半加器IC号码

半加器的实现可以通过像74HCxx系列其包括SN74HC08(7408)&SN74HC86(7486)高速CMOS数字逻辑集成电路来完成。

半加器限制

主要的原因来调用这些二进制加法器像半加器是没有范围,包括使用较早位进位。所以,这是具有使用一次像二进制加法器特别地,其中涉及添加几个比特实时情况的主限制。因此,这种限制可以通过使用全加器来克服。

全加器

这种加法器难以相比,半加器何时实施。

全加器功能框图
全加器功能框图

一个半加器和全加器之间的区别在于,全加器具有三个输入和两个输出,而半加器仅具有两个输入和两个输出。前两个输入是A和B和第三输入是输入进位为C-IN。当全加器的逻辑设计,其中你串8共同创造一个字节宽加法器和级联进位从一个加法器下。

FA真值表
FA真值表

输出进位被指定为C-OUT和正常输出被表示为S,其是“SUM”。

通过以上全加器真值表中,全加器电路的实施可以很容易地理解。的SUM“S”是在两个步骤制备:

  1. 通过异或所提供的输入“A”和“B”
  2. A XOR B的结果然后与C-IN进行异或

这产生仅当以下两种的三个输入是HIGH,则C-OUT将HIGH SUM和C-OUT为真。所以,我们可以实现用两个半加器电路的帮助下,全加器电路。最初,半加法器将被用于添加A和B,以产生部分和与第二半加法器逻辑可以被用于添加C-IN到萨姆产生由第一半加器,以获得最终的S输出。

如果任何半加法器逻辑的产生一个进位,将有一个进位输出。这样,C-OUT将是OR函数的半加器卡里输出。看看下图所示的全加器电路的实现。

全加器逻辑图
全加器逻辑图

较大的逻辑图的实现是可能的与上述全加器逻辑更简单的符号主要是用来表示操作。下面给出的是一位全加器的简单示意图。

对于这种类型的符号,我们可以添加两个位一起,采取从量达到更高低阶进位,并发送一个进给量达到更高更高阶。在计算机中,为多比特操作中,每个位必须由一个全加器表示,并且必须被同时加入。因此,为了增加两个8位数,则需要其可通过级联两个4比特的块来形成8个全加器。

半加器和全加器使用K-地图

即使对于半加法器的总和与进位输出也可以用卡诺图(K-MAP)的方法获得。该半加器和全加器的布尔表达式可以通过K-地图来获得。因此,K-地图为这些加法器将在下面讨论。

半加器K-地图

HA K-地图
HA K-地图

全加器K-地图是

FA K-地图
FA K-地图

SUM和执行的逻辑表达式

可以基于在表中提到的输入来确定总和(S)的逻辑表达式。

= A'B'Cin + A” B CCIN’ + A B'Cin’ + AB CIN
= CIN(A'B” + AB)+ CIN’(A'B + A B”)
= CIN EX-OR(A EX-OR B)
=(1,2,4,7)

可以基于在表中提到的输入来确定的进位(COUT)的逻辑表达式。

= A'B CIN + AB'Cin + AB CIN’ + ABCin
= AB + BCIN + ACIN
=(3,5,6,7)

与上述真值表,可以得到的结果,并且过程是:

一种组合电路结合在电路中的不同的门,其中那些可以是一个编码器,解码器,多路复用器和多路分解器。组合电路的特征如下。

  • 在任何时刻的输出是基于仅在存在于输入端的水平。
  • 它不使用任何内存。输入的先前状态不会对电路的当前状态的任何影响。
  • 它可以有任何数量的输入和输出的m个。

VHDL编码

VHDL编码全加器包括以下这些。

实体full_add是

端口(一个:在STD_LOGIC;
B:在STD_LOGIC;
CIN:在STD_LOGIC;
总结:出STD_LOGIC;
COUT:出STD_LOGIC);
结束full_add;

full_add就是建筑行为

组分公顷是
端口(一个:在STD_LOGIC;
B:在STD_LOGIC;
SHA:出STD_LOGIC;
茶:出STD_LOGIC);
端部部件;
信号S_S,C1,C2:STD_LOGIC;
开始
HA1:公顷端口映射(A,B,S_S,C1);
HA2:公顷端口映射(S_S,CIN,总和,C2);
COUT <= C1或C2;
结束行为;

半加器和全加器之间的差异是,半加器产生的结果和全加器使用半加器产生一些其他结果。同样地,而全加器是两个半加器,全加器是实际的块,我们用它来创建的运算电路。

先行进位加法器

在脉动进位加法器电路的概念,所必需的另外的比特是立即可用。而每一次的加算部需要持有它的时间用于携带从以前的加法器模块的到来。正因为如此,它需要更多的时间来产生SUM和CARRY如在电路等待输入的到达每个部分。

例如,为了第n个块提供输出,它需要从第(n-1)个块接收输入。并且这种延迟相应地称为传播延迟。

为了克服该延迟在波纹携带加法器,被引入一个先行进位加法器。这里,通过使用复杂的硬件,传播延迟可以被最小化。使用全加器的下图显示了一个先行进位加法器。

进位先行使用全加器
进位先行使用全加器

真值表和相应的输出方程是

一种 C C + 1 健康)状况
0 0 0 0

不进

生成

0 0 1 0
0 1 0 0
0 1 1 1

不进

传播

1 0 0 0
1 0 1 1
1 1 0 1

携带

生成

1 1 1 1

的进位传播方程是PI =艾XOR Bi和进位产生是GI =艾*毕。与这些等式中,总和与进位方程可以被表示为

SUM =裨XOR次

次+ 1 = GI + PI *次

GI提供进位仅当两个输入Ai和Bi是1,而不考虑输入进位。裨与从C 1至次+ 1的进位传播。

半加器和全加器之间的差异

半加器和全加器表之间的差异如下所示。

半加器 全加器
半加器(HA)是一个组合逻辑电路和该电路用于添加两个1位数字。 全加器(FA)是一个组合电路,该电路用来添加三个一位数字。
在HA中,一旦进位被从先前的加法产生不能被添加到下一个步骤。 在FA中,一旦进位被从加法较早产生的,那么它可以被添加到下一个步骤。
半加器包括两个逻辑门等与门和EX-OR门。 全加器包括两个异或门,两个或门和两个与门。
在半加器的输入比特为两个相同的A,B. 在全加器的输入位有三个像A,B&C-在
半加器和与进位方程

S =a⊕b;C = A * B

全加器的逻辑表达式

S =一个⊕b⊕Cin;COUT =(A * B)+(CIN *(a⊕b))。

HA在计算机中使用,计算器,用于数字测量等设备 FA在数字处理器,多个位加法等使用

半加器和全加器之间的主要区别下面讨论。

  • 半加器通过添加两个二进制输入,而全加器用于通过将三个二进制输入以产生总和&进位产生总和&进位。两个半加器和全加器的硬件体系结构是不一样的。
  • 区别于HA和FA的主要特点是,医管局有没有这样的协议,考虑在最后添加进像它的输入。但是,一个FA定位特定的输入栏像CIN考虑在最后一次加入的进位。
  • 两个加法器将显示基于在其结构的电路中使用的成分的差。半加法器(HA的)被设计成具有的两个逻辑门等的组合AND&EX-OR,而FA被设计有三个的组合,二XOR&一个或门。
  • 基本上,HA对1位的2个输入操作,而FA的上1位的三个输入操作。半加器在不同的电子装置用于,而全加器在数字处理器用于另外的长位的评价除。
  • 在这两个加法器的相似性,两者HA&FA是组合数字电路是这样,它们不使用任何存储器元件,诸如时序电路。这些电路是必不可少的算术运算提供了另外的二进制数。

使用半加器全加器实现

一个FA的实现可以通过在逻辑上连接的两个半加器来完成。可以示出的这种情况的框图下面,它告诉使用两个半加器的一个FA的连接。
从前面的计算总和和进位方程

S = A“B” CIN + A” BC”在+ ABCin

COUT = AB + ACIN + BCIN

总和公式可写成。

CIN(A'B“+ AB)+ C‘中(A'B + A B’)

所以,萨姆= CIN EX-OR(A EX-OR B)

CIN(A EX-OR B)+ C'in(A EX-OR B)

= CIN EX-OR(A EX-OR B)

COUT可以写成像下面这样。

COUT = AB + ACIN + BCIN。

COUT = AB + ACIN + BCIN(A + A)

= ABCin + AB + ACIN + A” B CIN

= AB(1 + CIN)+ ACIN + A” B CIN

= A B + ACIN + A” B CIN

= AB + ACIN(B + B”)+ A” B CIN

= ABCin + AB + A'B CIN + A” B CIN

= AB(CIN + 1)+ A B CIN + A” B CIN

= AB + AB” CIN + A” B CIN

= AB + CIN(AB” + A'B)

因此,COUT = AB + CIN(A EX-OR B)

根据上面的两个总和&进等式中,FA电路可以用两个的帮助来实现的HAs和OR门。全加器的两半个加法器的电路图上面示出。

全加器使用两半加器
全加器使用两半加器

全加器的设计与使用非门

与非门是一种普遍门,用于执行任何类型的逻辑设计。该FA电路与非门图如下所示。

FA使用非门
FA使用非门

FA是一个简单的一个位加法器,如果我们希望执行除n位的,则n没有。一比特的的FA必须在级联连接格式被采用。

好处

半加器和全加器的优点包括以下这些。

  • 一个半加器的最重要的目的是增加两个单位数字
  • 全加器持有加进位,它是从以前的另外产生的能力
  • 随着全加器,关键电路,例如加法器,复用器,和许多其他可以实现
  • 全加器电路消耗最低的功率
  • 全加器在一个半加器的优点是,一个全加器用于克服一个半加器,因为其缺点;半加器主要用于增加两个1位数字。半加器不添加进位,所以要克服采用了这样的全加器。在全加器,添加的三个位可以做到,并产生两个输出。
  • 加法器的设计是简单的,这是一个基本的构建块,使得一个位加法可以容易地理解。
  • 这个加法器可以通过添加的逆变器被转换成半减法器。
  • 通过使用全加器,能够得到高输出。
  • 高速
  • 极强的电源电压调节

缺点

半加器和全加器的缺点包括以下这些。

  • 此外,半加器不能执行前使用,所以它不适用于级联加入多一点。
  • 为了克服这个缺点,FA是需要添加三个1位。
  • 一旦FA在像RA(脉动加法器)链的形式使用,然后将其输出的驱动能力可以被降低。

应用

半加器和全加器的应用包括以下内容。

  • 二进制位除了可以通过半加器的计算机中使用ALU,因为它使用加法器来完成。
  • 半加器组合,可用于设计全加器电路。
  • 半加法器的计算器和测量地址以及表中使用
  • 这些电路用于处理数字电路中不同的应用程序。在未来,它在数字电子元件的关键作用。必威网址下载
  • 甲FA电路被用作在许多大型电路,诸如脉动进位加法器的元件。这个加法器同时添加位的数目。
  • 的FA在算术逻辑单元使用的(ALU)
  • 的FA在图形相关应用程序一样使用GPU(图形处理单元)
  • 这些在乘法电路执行乘法结转库存使用。
  • 在计算机中,以生成所述存储器地址与建立朝向后续指令的程序对位时,算术逻辑单元,通过使用全加器使用。

因此,每当加法两个二进制数的完成,则数字被首先将至少位添加。可以通过一个半加器来执行该过程,因为简单的N / W,其允许将两个1位数字。这个加法器的输入是二进位数字,而输出是总和(S)的进位(C)。

每当被包括的位数,则HA网络被用于简单地连接至少位数,作为HA不能从早期类添加进位数目。全加法器可以被定义为所有的数字运算装置的基础。这是用于添加3个1位数。这个加法器包括三个输入样A,B,和CIN而输出是萨姆和COUT。

相关概念

与半加器和全加器概念只是拘泥于一个单一的目的。他们在许多应用中广泛的使用和一些相关的被提及的:

  • 半加器和全加器IC数量
  • 8位加法器的发展
  • 什么是半加器注意事项?
  • 纹波进位加法器的Java小程序

因此,这是所有关于半加器和全加器原理与真值表和逻辑图一起使用半加器电路的全加器的设计也被示出。许多半加器和全加器PDF文件可提供的这些概念先进的信息。它知道的是还重要4位全加器是如何实现的

19条评论

  1. PREETHI G N 说:

    很容易理解,先生,谢谢您先生

  2. 帕staya sreeni输精管 说:

    hiìii
    不错
    提供有关主题的更多信息
    好的,谢谢q

  3. 沙米姆 说:

    这个话题之前,我不能看到我没有在每一个得到充分已知的网站......神奇job..i同意。

  4. 买黄金OSRS reddit的 说:

    非常有趣的信息!完美正是我一直在寻找!

    1. 必威 体育 说:

      你好
      我真诚地感谢您对我的文章一种回应
      对于任何帮助,请发邮件给我们上team@elprocus.com

  5. PAYAL damahe 说:

    喔,先生其很有意思的话题

  6. 拉加米乌斯曼 说:

    喔先生就这样对我好
    伟大的工作和伟大的知识......。
    谢谢

  7. 阿卜杜拉 说:

    这是一个非常有趣和有用的文章。感谢分享。

  8. 丹尼亚尔汗 说:

    日Thnx先生是可以理解的

  9. 阿里·拉扎·汗 说:

    PLZ告诉我一半,全加器的特性研究
    并使用在日常生活中的加法器

  10. 拉坎拉尔 说:

    谢谢先生

  11. 拉坎拉尔 说:

    谢谢你,先生

  12. 亚南 说:

    令人吃惊的是SIR ...... ..
    真正理解
    感谢ü先生

  13. 拉吉 说:

    谢谢你,先生

  14. jinendra耆那教 说:

    我们如何做一个半加器和全加器与NAND或NOR门的帮助...
    先生请回复..

  15. janvi 说:

    干得好,先生谢谢你这么mutch

  16. 米勒格洛丽亚 说:

    磨坊主

添加评论